【
仪表网 仪表上游】1965年，英特尔联合创始人戈登・摩尔(Gordon Moore)在撰写报告时发现，每个新的芯片上可容纳的晶体管数目大体是其前代数量的两倍，每个芯片产生的时间都是在前一个芯片产生后的18~24个月内，如果这个趋势继续，计算能力相对于时间周期将呈指数式的上升。
这一定律在行业后续发展中得到充分验证，据Intel公司公布的统计结果，单个芯片上的晶体管数目，从1971年4004处理器上的2300个，增长到1997年奔腾处理器上的750万个，26年内增加了3200倍。如果按“每两年翻一番”的速度，这一增长倍数与理论倍数也算相当接近。
虽然其包含了“定律”二字，但其本质只是摩尔的经验总结，描述的只是产业发展某个阶段的规律，其本质并非数学、物理定律，而是对发展趋势的一种分析预测。此外，随着芯片上集成电路数目基数的不断扩大，这一趋势也很难继续维持。
有行业人士表示，自2010年左右以来，半导体行业的发展速度低于摩尔定律所预测的速度。英特尔前首席执行官布莱恩・科赞尼奇(Brian Krzanich)也说这是“摩尔定律发展史的一部分”。
戈登・摩尔在2005年的一次采访中表示：“它不可能永远持续下去。指数的本质是其必然失效并最终导致灾难。” 他还指出，晶体管最终将在原子水平上达到微型化的极限。
那么，是什么因素致使摩尔定律难以为继呢?
量子遂穿，微观世界的巨大难题
世界上第一台通用计算机“埃尼阿克”(ENIAC)于1946年2月14日在美国宾夕法尼亚大学诞生，埃尼阿克占地面积150平方米，总重量30吨，使用了18000只电子管，6000个开关，7000只电阻，10000只电容，50万条线。
这样的体积与今天的电脑相比，堪称庞然大物，电脑体积的缩小得益于不断提高的集成度。电子管、电阻、电容等被高度集成在电板上。1978年，人们在不足0.5平方厘米的硅片上集成了14万个晶体管。随后，工艺进一步精进，经历了微米时代，人类目前已经制造出了5nm的芯片。
这里的5nm代表的是什么数值呢?
晶体管在工作时，电流从源级(Source)流入漏级(Drain)，这两极之间用于控制电流的部件叫做栅极(Gate)。其中栅极的最小宽度(也就是厚度)是多少，就表示是几纳米的工艺，如5nm工艺表示晶体管的栅极最小宽度为5nm。
在制造芯片时，需要经历光刻程序，简单来说就是用紫外线将事先设计好的电路图刻在硅片上。这些电路就是电子的专属通道，电路的用途就是将这些微小的电子限制特定路线上。否则电子就会在芯片上“四处乱窜”，这对于芯片这种精密产品来说是致命的伤害。这就好比高峰时期一辆车脱离车流，在人行横道上乱窜一样。
想要使摩尔定律继续，那么工艺就必须下探到3nm、2nm甚至1nm。根据《中国科技纵横》2019年第14其刊登的文章“半导体器件中量子遂穿效应的定量分析”一文得知，用硅制作的半导体绝缘层的穿透深度为4.9nm。
也就是说，如果人类要制造比5nm制程更小的芯片，那么遂穿效应就无法避免。
量子遂穿效应指的是像电子等微观粒子能够穿入或穿越位势垒的量子行为，尽管位势垒的高度大于粒子的总能量。其中势垒是指势能比粒子动能还要高的一个区域，简单来说就是障碍。
举例来说，一颗小球从高处顺坡向下运动，在其前进路上设置一个小坡(势垒)。在经典力学中，如果要通过这道坡只有两种可能：一是具备足够的动能，克服摩擦力和重力，从顶部翻越过去;二是其动能突然剧增，产生出如子弹出膛那样的能量，瞬间穿过障碍。
这两种可能性对于能量要求都很大，但是在量子力学中，即便在自身能量不足的情况下，小球也有概率穿越障碍。
这是怎么实现的呢?
根据量子理论的波粒二象性学说，微观实物粒子会像光波水波一样，具有干涉、衍射(指波遇到障碍物时偏离原来直线传播的物理现象，参考水纹拍打在石头后的传播轨迹。)等波动特征，形成物质波。
波粒二象性是微观粒子的基本属性之一。1924年，法国理论物理学家德布罗意(Broglie)提出“物质波”假说(因此“物质波”也称“德布罗意波”)，认为和光一样，一切物质都具有波粒二象性。根据这一假说，电子也会具有干涉和衍射等波动现象，这被后来的电子衍射试验所证实。
总结一下，就是说在量子世界中，微观粒子(当然包括电子)既有粒子性，又有波动性。粒子性使微观粒子可以被观测到其在某时间和空间中的明确位置与动量，波动性使粒子具有波长与频率，这意味着它在空间方面与时间方面都具有延伸性。
那为什么有了波动性就能穿越势垒?
这个问题的答案可以用薛定谔方程来解释，这是由奥地利物理学家埃尔温.薛定谔(Erwin Schrodinger)在1926年时提出的，用来描述微观粒子的状态随时间变化的规律，该变化状态由波函数来描写，薛定谔方程即是波函数的微分方程。
方程太复杂，就不放出来了。但是该方程揭示了一个结果，那就是在量子力学中，粒子以概率的方式出现，具有不确定性，而粒子出现的位置就在波上。
当粒子波撞击到势垒时，其能量减少，振幅下降，但是在持续多次的撞击和势垒接近无限薄的情况下，在“势垒”另一侧的振幅会有一定的概率不为零(也就是波还继续存在并向前运动)。在这些残存的波中，就有可能存在粒子。因此，微观粒子有一定的概率直接“穿墙而过”。
芯片中的量子遂穿具体体现在电子突破电路限制，四处流动，很容易对芯片造成破坏。所以，如果各大厂商将工艺继续下探至3nm或者更微观的制程，量子遂穿问题就不得不解决，否则产品的稳定性和良品率就难以保证。
当然，技术并不是唯一的影响因素。从经济学角度来说，制程的进步是由市场需求决定的，市场有需求，厂商才会投入。工艺越难，需要投入的就资金越多，就需要更大的市场来维持，只要市场能扩张，摩尔定律就可以维持一段时间。
后摩尔时代，下一步何去何从
但是，随着纳米工艺进一步提升，遂穿效应变得越发明显，简单的体积或者数量累加越来越难解决根本问题。
为了抢首发推出更小制程的芯片，有的厂商开始在数字上做文章，此前有厂商推出的7nm芯片被发现其实制程并没有达到7nm，而其性能相比于英特尔的10nm芯片也并没有优势。
除了取巧，也有务实的科学家提出了新的方案。
传统的晶体管是由硅制成，然而2011年来硅晶体管已接近了原子等级，达到了物理极限，由于这种物质的自然属性，硅晶体管的运行速度和性能难有突破性发展。
于是，科学家提出了使用碳纳米管替代硅材料，这是一种具有特殊结构(径向尺寸为纳米量级，轴向尺寸为微米量级，管子两端基本上都封口)的材料，比硅导电更快，效率更高。
理论上来说，同等量材料下，碳纳米管的效率达到了硅的10倍，运行速度是硅的3倍，而其能耗仅为后者的三分之一。
在实际应用方面，人类也已经有了突破，2013年，斯坦福大学制造出了第一台碳纳米管计算机，不过其只有178个晶体管。2019年，麻省理工的研究团队制造出了全球首款碳纳米管通用计算芯片RV16X-NANO，拥有14000个晶体管。
不过，这一发展进度还属于“初级阶段”，该芯片的晶体管通道长度约为1.5微米，这一数值与1985年发布的Intel 80386硅芯片一致。虽然碳纳米管计算机可能还需要数年时间才趋于成熟，但这一突破已经凸显未来碳纳米管半导体以产业规模生产的可能性。凭借其优良的特性，加之成熟的工艺(碳纳米管芯片制造工艺与硅芯片的一致)，这一材料的爆发指日可待。
此外，科学家也提出了自旋电子材料，这是一种利用电子旋转的性能，利用“上”或者“下”的电子自旋方向记录二进制数据的材料。在无任何外力供电的情况下，只需施加微弱电压，该材料就能保持自身的磁性。
可以看出，这一材料的显著优势在于其低功耗，只需施加微弱电压也能有效减少遂穿效应。不过，这一材料目前还处在实验室阶段。
总的来说，当前的硅晶体管还将继续存在一段时间。台积电领导人曾对外表示摩尔定律将持续到2025年。那么2025年之后又要怎么办呢?对行业巨头来说，除了继续探索当前材料的极限，还要做好两手准备，积极开发新材料新技术。
