在先进集成电路制造工艺中，纳米环栅器件(GAA)正在取代FinFET成为集成电路中的核心器件。垂直纳米环栅器件由于在减小标准单元面积、缓解栅极长度限制、提高集成密度和改善寄生电容/电阻等方面具有独特的优势，成为先进逻辑和DRAM技术方面的重要研究方向。
2016年，中国科学院微电子研究所集成电路先导工艺研发中心朱慧珑研究团队，首次提出自对准金属栅的垂直环栅纳米晶体管并开展了系统研究，在器件结构、工艺、集成技术与应用等方面获得了一系列进展。该团队陆续研发的VSAFET、VCNFET、Fe-VSAFET、3D NOR等成果，并多次作为封面文章或编辑特选文章。
近日，该团队利用自主研发的自限制ALE(原子层刻蚀)工艺，实现了锗对锗硅材料和晶面的双重选择性精确刻蚀，制备出由(111)晶面构成的沙漏型单晶Ge沟道自对准垂直纳米环栅器件。该沙漏形Ge沟道器件最窄处为5-20nm，表现出良好的短沟道效应免疫等优异性能，且纳米线器件的开态电流(Ion)达到291μA/μm，为同类器件最大。该器件同时具有较高的电流开关比(Ion/Ioff = 3.1×106), 良好的亚阈值摆幅(SS = 91 mV/dec)以及漏致势垒降低(DIBL = 55mV/V)。
相关研究成果发表在《美国化学学会纳米杂志》(ACS NANO)上。研究工作得到中国科学院战略性先导科技专项、中国科学院青年创新促进会、北京超弦存储器研究院和国家自然科学基金等的支持。
(a) 具有颈缩沟道厚度~5nm的TiN/HfO2/Al2O3/GeOx栅极堆叠的STEM截面， (b) 沙漏形状的Ge沟道在 (111) 平面形成交角54.7°， (c) EOT=1.6nm的栅极堆叠的STEM图像， (d)漏极离子注入尖峰退火后Ge和B的SIMS分布， (e) EOT=1.6nm 的Ge沟道p型垂直环栅纳米线器件的Id-Vg转移特性曲线， (f) EOT=2.5nm 的Ge沟道p型垂直环栅纳米线器件的典型Id-Vds输出曲线。
