在信息时代，集成电路的性能飞跃始终伴随着对更低功耗、更高能效的不懈追求。随着半导体工艺不断逼近物理极限，传统硅基晶体管的功耗问题日益凸显，成为制约芯片技术持续发展的关键瓶颈。近日，北京大学电子学院传来重大突破，司佳助理研究员与张志勇教授领导的团队，成功发明并实验验证了一种名为“范霍夫冷源晶体管”的新型器件。这项创新从物理机制上革新了晶体管的开关方式，为开发下一代超低功耗集成电路开辟了全新的路径。
直面后摩尔时代的核心挑战
传统金属-氧化物-半导体场效应晶体管存在一个著名的“玻尔兹曼极限”：其在室温下的亚阈值摆幅难以突破每十倍电流变化60毫伏的理论下限。这意味着晶体管的工作电压无法无限降低，导致芯片功耗随集成度提升而急剧增加，成为后摩尔时代信息处理系统面临的核心挑战之一。要打破这一僵局，必须从器件工作的底层物理原理上寻求变革。
“冷源”设计：巧用奇点，过滤热载流子
北京大学团队的突破性思路，在于巧妙地设计了一种“冷源”。他们利用准一维半导体(如碳纳米管)在电子态密度图谱中存在的特殊点——范霍夫奇点。在该奇点附近，材料的态密度会随能量发生陡峭变化。研究团队通过精密的电化学掺杂或电场调控，将晶体管源区的费米能级精确地设置在某一个范霍夫奇点附近。这样一来，高能量的“热”载流子由于其对应的态密度极低而被有效抑制或“过滤”，使得晶体管主要依靠能量更集中、更“冷”的载流子工作，从而实现了异常陡峭的开关特性。
性能卓越：兼顾低功耗与高驱动能力
基于单根半导体型碳纳米管构建的原型器件，在室温下实测获得了低至49mV/dec的亚阈值摆幅，显著突破了传统极限。更引人注目的是，这种性能提升并未牺牲电流驱动能力。在450纳米栅长和仅0.5伏的工作电压下，该器件的归一化开态电流与先进的22纳米节点硅基晶体管表现相当，而其工作电压却降低了0.25伏。这证明了范霍夫冷源晶体管方案能够同时实现“陡峭开关”和“强电流输出”，这正是未来超低功耗、高性能逻辑器件所追求的核心目标。
意义深远：为集成电路未来铺路
这项研究不仅展示了一种具体器件的高性能，更重要的是提供了一种普适性的设计原理。该方案采用源区与沟道同质材料的设计，减少了界面散射，简化了结构，有利于器件进一步微缩。它为解决集成电路的功耗困境提供了一个极具潜力的答案，有望应用于对能效要求极端苛刻的领域，如移动计算、物联网和人工智能硬件。
相关研究成果已于近期发表在权威期刊《ACS Nano》上。这项前瞻性的工作得到了国家自然科学基金和国家重点研发计划的支持，彰显了我国在半导体前沿基础研究领域的创新活力，为抢占未来芯片技术制高点贡献了重要的基础性突破。
